Si riporta per comodità la figura 2.3 (paragrafo 2.1), riguardante lo schema a blocchi del circuito realizzato per il sensore di puntamento fine.
La CCD produce un segnale analogico, contenente informazioni sulla luminosità esterna, che viene digitalizzato attraverso un flash-converter a 10 bit. La comunicazione tra PAL e convertitore è stata studiata in maniera che quest’ultimo lavori con la massima dinamica e la CCD si stabilizzi sempre al di sotto della saturazione.
Nella logica programmabile è infatti implementato un circuito costituito da un contatore avanti modulo 2169 (in cui 2087 conteggi vengono impiegati per la scansione dei pixel e 82 per la generazione del ROG), un contatore Up/Down (U/D) e due comparatori.
Nella seguente figura è riportato lo schema della PAL e le connessioni con la CCD e il convertitore.
Fig 1 – Schema a blocchi della logica programmabile e sue connessioni con la CCD e l’A/D.
L’uscita del convertitore viene comparata con una soglia, vicina al massimo valore consentito per l’A/D. Se la soglia è superata l’U/D si incrementa altrimenti si decrementa; il valore raggiunto dall’U/D viene quindi comparato con il contatore di pixel e quando quest’ultimo supera il primo il segnale di shutter commuta al livello alto con conseguente avvio all’esposizione. La durata dello shutter è quindi variabile e tale da spingere o allontanare opportunamente la CCD dalla saturazione. Nella figura 2 sono riportate le varie forme d’onda.
Il sistema, per raggiungere lo stato di regime, impiega un periodo pari alla metà del numero dei pixel moltiplicata per il tempo necessario all’incremento di una unità del contatore di pixel dove quest’ultimo rappresenta anche l’entità delle oscillazioni intorno all’equilibrio.
Fig 2 – Andamento dei segnali di ROG e shutter e loro azione sui livelli di carica dell CCD. Il sistema di esposizione automatica consente alla CCD di produrre sempre un segnale prossimo alla soglia prestabilita.
In realtà nel circuito sono presenti due PALs dal momento che la circuiteria interna di un singolo dispositivo non è sufficiente per l’implementazione di tutte le equazioni booleane necessarie. Nella PAL0 come già detto è implementato il blocco dei contatori e comparatori mentre nella PAL1 risiedono le relazioni logiche per i segnali di controllo degli altri dispositivi del circuito.
Nella formula 2.1 (paragrafo 2.1), impiegata per il calcolo del baricentro, compaiono due sommatorie di prodotti. Come moltiplicandi vengono assunti i valori di tensione uscenti dalla CCD digitalizzati dal flash-converter a 10 bit, mentre i moltiplicatori sono costituiti, per il dividendo, dai 13 bit del contatore di pixel provenienti dalla PAL0 e per il divisore da un “1” logico. Il chip impiegato per la realizzazione della sommatoria dei prodotti è un MAC realizzato in tecnologia CMOS e costituito sostanzialmente da una serie di registri d’ingresso, per l’immagazzinamento parallelo delle due parole da moltiplicare, da un moltiplicatore e un sommatore e da alcuni registri per regolare le diverse modalità di funzionamento. I vari segnali di controllo quali i clock d’ingresso e gli enable dei buffer tri-state, vengono forniti ai due MACs dalla PAL1.
In uscita dai due MACs si hanno due parole da 32 bit che vengono inviate al bus dati del DSP Texas Instruments TMC320C31. L’acquisizione delle due words da parte del DSP è controllata da un interrupt generato dalla PAL1 il quale comanda l’esecuzione di una routine di lettura; dopo ogni scansione completa della CCD il DSP legge uno per volta, il contenuto delle due locazioni di memoria esterna in cui sono mappate le due parole, identificandole attraverso la linea meno significativa degli indirizzi (vedi fig. 2 pag. 109). Il clock presente nel circuito e di 16 MHz, ma tramite dei divisori di frequenza interni alla PAL0 viene ridotto a 4 MHz. Con quest’ultimo clock viene pilotato il contatore modulo 2169, che gestisce la generazione delle forme d’onda; le acquisizioni avvengono una volta alla fine di ogni ciclo del contatore, per cui in un secondo il DSP produce 2000 quozienti, interpretabili come campioni di un segnale analogico avente come frequenza massima dello spettro circa 1000 Hz. Per gli scopi sperimentali sono sufficienti soltanto 50 campioni al secondo, ma se presi direttamente tra i 2000 prodotti è come se si campionasse il segnale a 50 Hz, per cui la condizione di Nyquist (fc³2×fM) risulterebbe non soddisfatta. Quindi è necessaria l’implementazione di un filtro FIR (Finite Impulse Response) anti-aliasing con frequenza di taglio a 20 Hz e a 201 coefficienti. In uscita dal filtro si hanno sempre 2000 campioni, ma ora è possibile campionarli a 50 Hz avendo eliminato le alte frequenze. L’uscita dei dati avviene attraverso la porta seriale del microprocessore, usata come porta asincrona, con un formato di 8 caratteri esadecimali, che saranno inviati alla seriale RS-232 del PC di bordo e quindi elaborati per la produzione di opportuni segnali che piloteranno i volani della navicella, e certificheranno le misure acquisite con l’orientamento della navicella rispetto alla posizione del sole.
Home | Precedente | Successivo
