Nell’impiego dei microprocessori risulta di
fondamentale importanza un sistema di reset collegato con un particolare
tipo di circuito chiamato watchdog.
Un tale circuito garantisce il funzionamento continuo del DSP; infatti
se questo, per qualche ragione si bloccasse, il watchdog rilevando il malfunzionamento
lo porterebbe nelle condizioni di reset, riavviandone il funzionamento.
Si riporta qui di seguito il circuito impiegato per tale scopo (vedi anche
lo schema E).
Fig 1 - Il circuito di watchdog impiegato per il sensore fine.
Il principio di funzionamento è molto semplice. Finché all’input giunge un segnale digitale variabile (nel nostro caso è l’uscita della porta seriale del DSP) il condensatore C2 risulta carico portando l’uscita della prima porta not ad un livello basso. Il diodo D3 conduce ponendo sull’ingresso della not U1B uno zero logico che inibisce il funzionamento dell’oscillatore formato dalle tre not U1B, U1C, U1D. Quindi l’uscita di reset risulta alta permettendo il regolare funzionamento del DSP. Nel momento in cui il segnale di input cessa la sua attività, il diodo D3 si porta in interdizione, facendo entrare in funzione l’oscillatore, con conseguente produzione di un’onda quadra sull’uscita di reset. La resistenza R3 e il condensatore C3 determinano le caratteristiche dell’onda quadra. Il primo fronte di salita di tale segnale genera un impulso sul pin dell’INT1 del DSP con successivo inizio della fase di boot. Appena il processore ricomincia a funzionare il reset si porta allo stato logico “1”. Con i valori adottati l’oscillatore entra in funzione dopo che l’input è risultato inattivo per 40 ms [27].
Home | Precedente | Successivo