PRINCIPALI SEGNALI DEGLI ADC

Come indicato nella figura 1, oltre al segnale di ingresso e all'uscita digitale, ogni ADC presenta un insieme dedicato di piedini che corrispondono a comandi da applicare al dispositivo oppure a segnali generati dallo stesso ADC. Tale insieme di funzioni è definito dal costruttore per ciascun ADC. In termini generali, però, ogni ADC è dotato almeno dei seguenti segnali.

Clock

Il funzionamento di ogni ADC è sincronizzato dal segnale di clock. Alcuni integrati richiedono l'applicazione di un clock esterno; altri, invece, offrono il generatore di clock integrato nello stesso chip dell'ADC; altri ancora consentono di utilizzare sia un clock esterno sia un clock interno. Il data sheet di ciascun ADC consiglia la miglior frequenza da attribuire al segnale di clock. La frequenza di un clock interno può essere regolata anche mediante una rete RC o un semplice condensatore esterni.

Si tratta di un segnale, genericamente chiamato SOC (Start Of Conversion), da applicare esternamente all'ADC per dare inizio alla conversione del segnale posto in ingresso.

E un segnale, genericamente chiamato EOC ( End Of Conversion), che viene prodotto dall’ADC al termine della conversione, cioè quando il codice digitale è disponibile all'uscita dell'ADC.

Temporizzazione e controlli

I tre segnali sopra indicati (come pure, più realisticamente, l'insieme delle funzioni di ciascun ADC integrato) sono necessari per garantire il controllo della conversione, la corretta temporizzazione e sincronizzazione dell'ADC con il modulo S/H, ed eventualmente con il microprocessore nel caso d’acquisizione dati tramite computer. In termini generali, infatti, la temporizzazione della conversione analogico digitale può essere così schematizzata:

• ADC pronto alla conversione. Il dispositivo è in attesa che il modulo S/H fornisca un campione. In questo intervallo, quindi, il modulo S/H effettua il campionamento. All'inizio della fase di Hold deve essere generato il segnale SOC che innesca la conversione da parte dell'ADC;

• ADC in fase di conversione. Il dispositivo effettua la conversione in digitale del campione posto al suo ingresso. In questo intervallo il modulo S/H si trova ancora in Hold. Alla fine della conversione viene generato il segnale EOC, che comunica la disponibilità del codice digitale all'uscita dell’ADC. Tale segnale comanda al modulo S/H di iniziare un nuovo campionamento e pone in attesa l’ADC;

• Il ciclo si ripete.

Nel caso di interfacciamento con computer, il processo descritto, e quindi la relativa generazione dei comandi e gestione dei segnali, viene normalmente effettuato via software con un minimo di hardware aggiuntivo. A questo scopo occorre considerare il valore del tempo e della velocità di conversione (tali parametri sono introdotti qui di seguito) dell'ADC utilizzato e i parametri di temporizzazione del modulo S/H in relazione al clock della CPU e del bus. In altre situazioni applicative la gestione dei comandi e dei segnali richiede un hardware di contorno più complesso.

Il modulo campionatore

Un ADC è in grado di effettuare la conversione descritta se la tensione applicata al suo ingresso si mantiene sostanzialmente costante per un intervallo di tempo sufficiente a consentire allo stesso ADC di svolgere la suddetta conversione. Per questo motivo con l'eccezione di casi particolari) l’ingresso di un ADC è sempre costituito dall'uscita di modulo S/H. Tale modulo campiona il segnale, secondo i criteri noti, fornendo all'ADC un insieme di valori costanti di tensione ai quali l'ADC può associare il codice corrispondente.

I principali parametri degli ADC riportati nei data sheet

Nel seguito vengono considerati i principali parametri che permettono di descrivere il comportamento reale di un ADC. La comprensione del funzionamento di un ADC e l'analisi completa dei suoi parametri sono fornite, come al solito, dai relativi data sheet.

Questi parametri sono gli equivalenti di quelli definiti per i DAC. Ciascuno di tali parametri introduce nella risposta reale di un ADC il proprio tipo di scostamento rispetto a quella ideale che, analogamente ai DAC. è definita come una rampa a 45° passante per l'origine (Best straight line). I grafici che illustrano gli effetti di questi parametri coincidono con quelli dei DAC dopo aver invertito le variabili sugli assi. Per tali parametri, e per gli interventi circuitali utilizzabili per la loro compensazione, vale lo stesso tipo di osservazioni svolte per quelli dei DAC.

Poiché il codice di uscita di un ADC corrisponde a un intervallo di valori dell'ingresso, si comprende che un ADC non è in grado di generare un codice corrispondente a ciascuno degli infiniti valori che costituiscono un segnale analogico. Ciò significa che un ADC introduce un errore nella codifica del segnale d’ingresso. Tale errore viene chiamato errore di quantizzazione. Negli ADC commerciali la soglia di commutazione da un codice a quello successivo viene fissata a metà del valore nominale del quanto. Pertanto, l'errore di quantizzazione equivale a ± Q/2 che corrisponde a una incertezza di ± 1/2LSB. Per questa ragione l'errore di quantizzazione viene anche chiamato "conteggio± 1". L'entità di tale errore tende a diminuire al crescere di n, cioè della risoluzione.

Tempo di conversione (Conversion Time) T_conv

È il tempo richiesto dall'ADC per effettuare la conversione del livello di tensione applicato al suo ingresso.

Velocità di conversione (Conversion Rate) f_conv

In generale, la velocità di conversione rappresenta il numero di conversioni al secondo, valutato considerando tutti i ritardi intrinseci dell'ADC. Questo parametro si misura in Hertz. Per molti ADC (per i quali i ritardi possono essere ragionevolmente trascurati) la velocità di conversione è l'inverso del tempo di conversione.

È l’intervallo di valori all'interno del quale deve essere contenuta la tensione d’ingresso per garantire il corretto funzionamento (e la non rottura) dell'ADC.

Questo parametro deve essere considerato per realizzare il corretto accoppiamento dell'ingresso ADC con l'uscita del dispositivo che genera la tensione d’ingresso dell'ADC stesso. Il valore di questo parametro è tipico di ogni ADC ed è compreso in un intervallo che si estende da qualche K ohm alle centinaia di M ohm.

Questo parametro è definito come il massimo tasso di variazione dell'ingresso che consente di generare codici d’uscita non errati.

A causa dei diversi principi di funzionamento, e quindi delle differenti soluzioni circuitali, adottati per la realizzazione degli ADC, è possibile che l'uscita dell'ADC non generi il codice atteso in corrispondenza di un certo livello di tensione di ingresso.

Il rapporto segnale rumore (SNR: Signal to Noise Ratio) viene espresso in decibel e fornisce una importante indicazione rispetto all'incidenza del rumore sul segnale utile. Il SNR dipende dalla risoluzione del convertitore impiegato cioè del numero n di bit. Si dimostra che il valore di tale parametro nel caso di un ingresso sinusoidale è fornito dalla seguente relazione:

SNR = (6,02 n +1,76) dB

(4)

Tale relazione è riferita ad un ADC ideale. Dal punto di vista applicativo conviene correggere la 5, ottenendo la seguente relazione che consente di compensare l'errore di linearità entro 1/2 LSB:

SNR = (6,02 n -4,24) dB

(5)

Quest'ultima relazione viene anche utilizzata per definire la risoluzione dell'ADC da impiegare dopo aver fissato il valore di SNR desiderato per l'applicazione da implementare.