MODULO CAMPIONATORE SAMPLE HOLD S/H

 

Il modulo campionatore (modulo Sample & Hold - S/H) è il dispositivo che realizza il campionamento di un segnale. Il circuito di questo dispositivo è riportato in figura 10.

Figura 10

Fig. 10 Struttura circuitale del modulo S/H

In questa figura si è indicato con:

L'interruttore può essere realizzato in modi diversi. Normalmente si adotta una soluzione CMOS o FET (spesso quella a FET essendo nulla la tensione di offset di questi transistor). In genere il FET è a canale n in modo che l'interruttore venga chiuso quando vS è ALTO e aperto quando vS è BASSO. I due operazionali sono configurati come inseguitori di tensione e per ciascuno di essi, quindi, la tensione di ingresso è uguale a quella di uscita. Il funzionamento del circuito è il seguente.

  1. Quando S è chiuso il condensatore C (chiamato condensatore di hold) si porta alla tensione di ingresso vin. Questa fase viene chiamata fase di sample (campionamento) perché il condensatore cattura un valore dell'ingresso vin. La costante di tempo associata al condensatore in questa fase è determinata dalla serie della resistenza di uscita Rout1 del buffer A1 e della resistenza roff dell'interruttore chiuso. La resistenza d’ingresso del buffer A2 è molto elevata e quindi equiparabile ad un circuito aperto. Pertanto t s = (Rout1+roff)C. Poiché Rout1 e roff sono di valore molto basso, il tempo necessario al condensatore per agganciare l'ingresso vin è altrettanto contenuto.

  2. Quando S è aperto il condensatore cattura e mantiene il valore assunto da vin nell'istante di apertura di S. Questa fase viene chiamata fase di hold (mantenimento) perché la tensione sul condensatore rimane costante al valore catturato di vin. Ciò è possibile in quanto, durante questa fase, la costante di tempo associata al condensatore assume un valore molto elevato e il condensatore in pratica non può scaricarsi. La costante di tempo, intatti. è determinata dalla serie di Rout1 con roff cioè la resistenza dell'interruttore aperto, in parallelo con la resistenza di ingresso Rin2 del buffer A2. Pertanto t H= [(Rout1 + roff)// Rin2]C. Poiché sia Rin2sia (Rout1 + roff) » roff sono di valore estremamente elevato, la tensione su C decade in un tempo praticamente infinito, cioè resta praticamente costante.

Figura 11

Fig. 11 Diagramma temporale delle forme d'onda del modulo S/H

La figura 11 descrive gli andamenti, temporalmente correlati, delle varie forme d'onda relative al modulo S/H. Come si nota, nella fase di sample l'uscita vout1 segue l'ingresso vin cioè coincide con esso, mentre nella fase di hold l'uscita si mantiene costante al valore assunto da vin nell'istante di apertura di S. Al termine della fase di hold ricomincia quella di sample, cioè del campionamento di un nuovo valore di vin In termini generali, e ricordando quanto specificato fino ad ora in merito al campionamento, si tenga presente che:

Figura 12

Fig. 12 Struttura circuitale a retroazione unica del modulo S/H

La Struttura circuitale del modulo S/H può essere modificata. come illustrato nella figura 12, in modo che entrambi gli operazionali risultino inseriti nel cammino di retroazione. Questa soluzione migliora le prestazioni complessive dell'intero modulo, in quanto produce la diminuzione dell'incidenza degli offset degli operazionali e diminuisce il ritardo nella cattura di un campione del segnale Tale soluzione, in particolare è adottata nelle realizzazioni integrate dei moduli S/H tra i quali può essere utile ricordare: LF198/LF298/LF398, LF198A, LF398A, SHC298/SHC298A. Nella realizzazione di S/H integrati i produttori adottano anche soluzioni circuitali diverse da quelle sopra esaminate (tipicamente quella ad integratore cioè con il condensatore inserito nell'anello di retroazione), nelle quali il condensatore di hold è già integrato nel chip. Tra questi integrati ricordiamo LH4860, AD386, AD585 - SHC8O3BM, SHC8O4BM. Questi dispositivi sono particolarmente adatti per applicazioni ad elevata velocità.

 

PAGINA PRECEDENTE       PAGINA SUCCESSIVA