

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI

lezione n° 2

Prof. Rosario Cerbone

rosario.cerbone@libero.it

<http://digilander.libero.it/rosario.cerbone>

a.a. 2007-2008

Logica Combinatoria

- una rete combinatoria è un circuito logico avente n ingressi (x_1, x_2, \dots, x_n) ed m uscite (y_1, y_2, \dots, y_m) , ciascuno dei quali assume valori binari (0/1), tale che a ciascuna combinazione degli ingressi corrisponde un'unica combinazione delle uscite.
- da un punto di vista logico, ogni uscita può essere definita come una funzione booleana degli ingressi $y_i = y_i(x_1, x_2, \dots, x_n)$.
- ad ogni istante, il valore delle uscite dipende unicamente dal valore assunto dagli ingressi nello stesso istante.

Logica Combinatoria

- La procedura per progettare una rete logica combinatoria passa attraverso i seguenti stadi:
- 1: definizione completa e univoca del problema da risolvere
- 2: analisi del problema, con individuazione delle variabili d'ingresso e delle funzioni di uscita
- 3: scrittura della tabella della verità di ogni funzione
- 4: sintesi delle funzioni e loro semplificazione con le mappe di Karnaugh
- 5: disegno della schema logico della rete.


Blocchi logici funzionali

- Diamo qualche esempio di blocco logico funzionale, elemento costitutivo di schemi logici complessi.


Sommatore

- Esegue l'addizione di cifre binarie fornendo in uscita la cifra somma e la cifra riporto. Sono possibili due schemi:
 - – semiaddizionatore (half adder)
 - 2 cifre in ingresso
 - – addizionatore completo (full adder)
 - 2 cifre in ingresso + carry in ingresso


Half adder



x	y	s	r
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



Full Adder



x	y	c	s	r
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


		xy			
		00	01	11	10
c	0		1		1
	1	1		1	

$$s = !x!y!c + !x!y!c + x!y!c + x!y!c$$

		xy			
		00	01	11	10
c	0			1	
	1		1	1	1

$$r = xy + yc + xc$$

Full Adder – sintesi diretta



Full Adder – sintesi per decomposizione

$$s = !x!yc + !xy!c + xyc + x!y!c = (!x!y + xy)c + (!xy + x!y)!c$$

$$r = xy + yc + xc = xy + !xyc + xyc + x!yc = xy + (!xy + x!y)c$$


$$\sigma = !xy + x!y$$

$$\rho = xy$$




$$s = !\sigma c + \sigma !c$$

$$r = \rho + \sigma c$$




Il decoder binario

- Un decoder binario ha tante uscite quante sono le combinazioni delle variabili d'ingresso.
- E' fatto in modo che sia attiva la sola uscita che corrisponde alla combinazione presente in ingresso.



Il decoder binario

- Rete combinatoria ad n ingressi ed a 2^n uscite. Per ogni combinazione degli ingressi, solo una uscita assume valore 1 mentre le altre sono uguali a 0.




Il decoder BCD-decimale

- Esercizio:
- Scrivere la tabella della verità di un decoder BCD-decimale
- Minimizzare la funzione logica con le mappe di Karnaugh senza considerare ridondanze e indifferenze
- Come al punto 2 ma considerando le ridondanze e le indifferenze.
- Confrontare i risultati
- Eseguire la minimizzazione con SIS e confrontare i risultati con quanto ottenuto ai punti precedenti

Il decoder BCD - 7 segmenti


- Rete combinatoria ad 4 ingressi ed a 7 uscite. Serve per pilotare display numerici a 7 segmenti.



Il decoder BCD - 7 segmenti

- Tabella della verità

	A_3	A_2	A_1	A_0	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	1	1	0	0	0	0	0
2	0	0	1	0	1	0	1	1	0	1	1
3	0	0	1	1	1	1	1	0	0	1	1
4	0	1	0	0	1	1	0	0	1	0	1
5	0	1	0	1	0	1	1	0	1	1	1
6	0	1	1	0	0	1	1	1	1	1	1
7	0	1	1	1	1	1	0	0	0	1	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	0	0	1	1	1




Il decoder BCD - 7 segmenti

- Esercizio:
 1. Eseguire la minimizzazione con le mappe di Karnaugh sfruttando le ridondanze e le indifferenze.
 2. Eseguire la minimizzazione con SIS.
 3. Confrontare i risultati


Il multiplexer binario

- Il multiplexer è la realizzazione interamente elettronica di un commutatore meccanico.
- Esso permette di selezionare un ingresso fra tanti e di inviare in uscita il suo stato. Il multiplexer si avvale di un decoder per effettuare la selezione degli ingressi. A fianco è rappresentato, in forma di blocco funzionale, un multiplexer a 4 ingressi (4 a 1).



Il demultiplexer

- Il demultiplexer svolge la funzione opposta rispetto al multiplexer: invia il segnale in ingresso su una delle possibili uscite selezionate da un decoder. A fianco è dato il blocco logico funzionale del demultiplexer 1 a 4 e sono scritte le espressioni logiche delle uscite.



Esercizio 2.1

- In un consiglio di amministrazione di quindici soci è richiesto un voto con maggioranza di $2/3$ per approvare spese superiori a 100.000 €. I voti favorevoli sono conteggiati e convertiti in codice binario. Progettare e minimizzare un circuito che abbia uscita 1 se la maggioranza ha votato a favore della delibera.

Esercizio 2.2a

- Progettare e minimizzare un circuito che risolva il problema seguente:
- Una industria dolciaria ha stabilito di vendere le proprie gomme da masticare con un distributore automatico.
- Il prezzo di una confezione è di 0,20 €. Il distributore accetta monete da 10, 20 o 50 centesimi.
- Ogni moneta accettata aziona uno dei quattro interruttori che indicano la presenza di una moneta. Vi sono 2 interruttori riservati alle monete di 10 cent e si suppone che la prima moneta da 10 azioni sempre il primo interruttore e la seconda da 10 azioni sempre il secondo interruttore. Un terzo interruttore è riservato ai 20 centesimi e un quarto a 50 cent.
- Sono previsti 2 segnali di uscita:
 1. Comando per l'erogazione di una confezione di gomme quando sono stati inseriti almeno 20 cent.
 2. Indicazione del resto

Esercizio 2.2b

- Modificare il circuito precedente aggiungendo due uscite per l'erogazione del resto.
- Il resto può essere costituito da una moneta da 10, una moneta da 20 o da entrambe.
- Se un acquirente, per errore, inserisce 10 cent seguite da 50 cent, perde la prima moneta.