

---

## LABORATORIO DI ARCHITETTURA DEI CALCOLATORI

lezione n° 9

Prof. Rosario Cerbone

---

rosario.cerbone@libero.it

<http://digilander.libero.it/rosario.cerbone>

a.a. 2006-2007

---

### Sintesi di Reti Sequenziali Sincrone

- In questa lezione vengono riassunti i concetti fondamentali per la modellazione e la minimizzazione dei circuiti sequenziali mediante SIS.
-



## Sintesi di una Rete Sequenziale

- Il problema della sintesi di una rete sequenziale consiste nella
  - Identificazione delle funzioni  $\delta$  e  $\lambda$
  - Sintesi della rete combinatoria che le realizza.
- Gli elementi di memoria sono costituiti da Flip-Flop.
  - I flip-flop di tipo D sono quelli usati più comunemente
- La funzione stato prossimo dipende dal tipo di bistabile utilizzato
- La funzione d'uscita non dipende dal tipo di bistabile utilizzato

## Tabella degli Stati

- Una Macchina a Stati Finiti (FSM) può essere descritta mediante la Tabella degli stati in cui
  - Gli indici di colonna sono i simboli di ingresso  $i\alpha \in I$
  - Gli indici di riga sono i simboli dello stato presente  $s_j \in S$
- Gli elementi della tabella sono
  - La coppia  $\{u\beta, sk\}$  con  $u\beta = \lambda(i\alpha, s_j)$  e  $sk = \delta(i\alpha, s_j)$  (Macchine di Mealy)
  - Il simbolo stato prossimo  $sk = \delta(i\alpha, s_j)$  (Macchine di Moore)
- Nelle macchine di Moore i simboli d'uscita sono associati allo stato presente

## Tabella degli stati

### ■ Macchina di Mealy

		Ingresso		
		$i_1$	$i_2$	...
Stato attuale	$s_1^t$	$s_j^{t+1}/u_j$	$s_k^{t+1}/u_k$	...
	$s_2^t$	$s_m^{t+1}/u_m$	$s_n^{t+1}/u_n$	...
	...	...	...	...

### ■ Macchina di Moore


		Ingresso			Uscita
		$i_1$	$i_2$	...	
Stato attuale	$s_1^t$	$s_j^{t+1}$	$s_k^{t+1}$	...	$u_1$
	$s_2^t$	$s_m^{t+1}$	$s_n^{t+1}$	...	$u_2$
	...	...	...	...	...

## Diagramma degli Stati

- Spesso la stesura della tabella degli stati è preceduta dalla costruzione di una rappresentazione grafica equivalente denominata *Diagramma degli stati*
- Il diagramma degli stati è un grafo orientato  $G(V,E,L)$
- **V**: Insieme dei nodi
  - Ogni nodo rappresenta uno stato
  - Ad ogni nodo è associato un simbolo d'uscita (macchine di Moore)
- **E**: Insieme degli archi
  - Ogni arco rappresenta una transizione di stato
- **L**: Insieme degli:
  - Ingressi e Uscite (macchine di Mealy)
  - Ingressi (macchine di Moore)


## Da Diagramma a Tabella degli Stati

### Macchine di Mealy




		Ingresso		
		...	$i_x$	...
Stato attuale	...	...	$S_j/u_y$	...
	$q$	...	$S_j/u_y$	...
	...	...	...	...

### Macchine di Moore




		Ingresso			Uscita
		...	$i_x$	...	
Stato attuale	...	...	...	...	...
	$q$	...	$S_j$	...	$u_j$
	...	...	...	...	...

## Macchina di Mealy Esempio



	0	1
S0	$S_1/1$	$S_2/1$
S1	$S_1/0$	$S_2/1$
S2	$S_2/1$	$S_0/0$


## Macchina di Moore Esempio




## Esercizio 9

- Si ricavi il diagramma e la tabella degli stati di un sistema sequenziale la cui uscita vada ad 1 una volta riconosciuta la sequenza 1011.
- Le sequenze riconosciute non devono essere sovrapposte, ovvero: una volta riconosciuta una sequenza 1011, e prodotto un 1, il sistema ritorna nello stato di partenza. (In altre parole: l'ultimo 1 di una sequenza non può sovrapporsi col primo 1 di una sequenza successiva).

## Esercizio 9 - Svolgimento



## Esercizio 9 - La tabella degli stati




	0	1
A	A/0	B/0
B	C/0	B/0
C	A/0	D/0
D	C/0	A/1


## Esercizio 9.a

- Si ricavi il diagramma e la tabella degli stati di un sistema sequenziale la cui uscita vada ad 1 una volta riconosciuta la sequenza  $1(01)^*1$ .
- $(01)^*$  significa da 0 a infinite presenze della coppia 01.
- Le sequenze riconosciute non devono essere sovrapposte, ovvero: una volta riconosciuta una sequenza  $1(01)^*1$ , e prodotto un 1, il sistema ritorna nello stato di partenza. (In altre parole: l'ultimo 1 di una sequenza non può sovrapporsi col primo 1 di una sequenza successiva).

## Esercizio 9.a - Svolgimento



## Esercizio 9.a - La tabella degli stati




	0	1
A	A/0	B/0
B	C/0	A/1
C	A/0	D/0
D	C/0	A/1


## Esercizio 9.b

- Sia data la seguente specifica funzionale di una macchina sequenziale sincrona con un ingresso  $x$  ed un uscita  $z$ :
- L'uscita al tempo  $t$  vale 1 se in ingresso si è presentata la sequenza 010. Le sequenze possono essere anche sovrapposte (es., se la sequenza di ingresso è 00101010, la sequenza d'uscita sarà 00010101).
- Tracciare il diagramma degli stati e ricavare la tabella degli stati

## Esercizio 9.b - Il diagramma degli stati



## Esercizio 9.b - La tabella degli stati



	$x=0$	$x=1$
<i>A</i>	B/0	A/0
<i>B</i>	B/0	C/0
<i>C</i>	D/1	A/0
<i>D</i>	B/0	C/0

## Sintesi di Reti Sequenziali Sincrone

- **Il procedimento generale di sintesi si svolge nei seguenti passi:**
  1. Realizzazione del diagramma degli stati a partire dalle specifiche del problema
  2. Costruzione della tabella degli stati
  3. **Minimizzazione del numero degli stati**
  4. Codifica degli stati interni
  5. Costruzione della tabella delle transizioni
  6. Scelta degli elementi di memoria
  7. Costruzione della tabella delle eccitazioni
  8. Sintesi sia della rete combinatoria che realizza la funzione stato prossimo sia di quella che realizza la funzione d'uscita

## Codifica degli Stati Interni

- Il processo di codifica degli stati ha l'obiettivo di identificare per ogni rappresentazione simbolica dello stato una corrispondente rappresentazione binaria
- In seguito alla codifica la *Tabella degli stati* viene trasformata in *Tabella delle Transizioni*
- In questa fase è necessario affrontare i seguenti problemi
- Scelta del codice
  - A minimo numero di bit
  - One-Hot
  - Distanza Minima
- Identificazione della codifica di ogni stato

## Codifica degli Stati Interni

- Una volta scelto il codice, la codifica degli stati influisce sia sull'area sia sulle prestazioni del dispositivo

## Codifica degli Stati Interni

- **Binario Naturale**
  - Il numero di bit è minimo
  - Al primo stato corrisponde la configurazione di bit associata a 0, al secondo stato corrisponde la configurazione di bit associata a 1, ...
  - L'ordinamento degli stati è quello determinato in fase di realizzazione della tabella degli stati
- **One-Hot**
  - Il numero di bit è pari al numero degli stati
  - In ogni codifica un solo bit assume il valore 1, tutti gli altri assumono valore 0


	Binario naturale	Hot-One
S0	00	0001
S1	01	0010
S2	10	0100
S3	11	1000

## Esempio 9.c

- **Specifica**
- Realizzare la sintesi di un sistema con due ingressi ed una uscita che abbia il seguente comportamento:
- Ingressi 00: l'uscita non cambia valore
- Ingressi 01: l'uscita assume il valore 0
- Ingressi 10: l'uscita assume il valore 1
- Ingressi 11: l'uscita assume il valore opposto


## Esempio 9.c

### ■ Passo 1 (Diagramma degli stati)



## Esempio 9.c

### ■ Passo 2 (Tabella degli stati)



		Ingresso				Uscita
		00	01	11	10	
Stato	S <sub>0</sub>	S <sub>0</sub>	S <sub>0</sub>	S <sub>1</sub>	S <sub>1</sub>	0
	S <sub>1</sub>	S <sub>1</sub>	S <sub>0</sub>	S <sub>0</sub>	S <sub>1</sub>	1

## Esercizio 9.1

- Tracciare il diagramma degli stati e ricavare la tabella degli stati di un circuito sequenziale in grado di riconoscere la sequenza 00 11 00 01.

## Esercizio 9.2

- Tracciare il diagramma degli stati di un circuito sequenziale (2 ingressi, 2 uscite) corrispondente alla seguente tabella degli stati. Sia A lo stato di reset.

	00	01	10	11
A	D/10	D/00	A/11	D/11
B	B/1-	A/--	B/-1	C/--
C	C/0-	H/-1	I/-0	A/-0
D	A/10	A/-0	D/11	A/11
E	G/10	G/--	C/-1	I/1-
F	H/--	H/-0	A/01	B/10
G	A/10	G/-0	H/00	D/11
H	D/1-	G/-0	H/00	A/-1
I	F/--	F/11	E/00	A/01

## Esercizio 9.3

- Tracciare il diagramma degli stati di un circuito sequenziale (2 ingressi, 2 uscite) corrispondente alla seguente tabella degli stati. Sia A lo stato di reset.

	00	01	10	11
A	D/00	D/00	A/11	D/11
B	B/1-	A/1-	B/-1	C/--
C	C/0-	H/-1	I/-0	A/-0
D	A/11	A/-0	D/11	A/11
E	G/10	D/--	D/-1	I/1-
F	H/--	A/-0	A/01	A/10
G	A/10	G/-0	H/00	H/11
H	D/1-	G/-0	D/00	A/-1
I	F/--	F/11	E/00	A/01