Cenni sulle famiglie logiche TTL e CMOS  


1. Generalità

I dispositivi digitali vengono suddivisi in famiglie logiche ciascuna delle quali differisce dalle altre per la tecnologia utilizzata e per il circuito di base con cui si realizzano le porte logiche.

Nell'ambito della stessa famiglia logica vi sono diverse serie atte a migliorare alcune caratteristiche elettriche rispetto ad altre.

Le famiglie logiche più utilizzate sono la TTL (Transistor -Transistor Logic) e la CMOS (Complementary MOS).

La prima prende il nome di TTL per la presenza di transistor sia nello stadio di ingresso che di uscita.

La seconda si chiama CMOS perché fa uso di MOSFET (Transistor ad Effetto di Campo MOS, Metallo Ossido Semiconduttore).

2. Famiglia logica TTL

Tutti i circuiti integrati della famiglia logica TTL sono alimentati con Vcc=+5V, sono caratterizzati da un numero di serie che ha, come cifre iniziali, 74 (serie commerciale che funziona tra 0 e 70°C) o 54 (serie militare che funziona tra -55 e +125°C).

I livelli di tensione da applicare in ingresso sono:

I valori di tensione compresi tra 0.8V e 2V individuano una zona di indeterminazione che è bene non utilizzare.

I livelli di tensione che si ottengono in uscita sono:

livelli di tensione e di corrente 

Fig.1 Disposizione di un NOT TTL per la valutazione della tensione e corrente di ingresso e di uscita.

In fig.1 si mostra una porta NOT pilotata con un generatore di tensione che fornisce in ingresso una tensione V1 = VIL e V2 = VIH e i relativi versi delle correnti IIL, IIH, IOH, IOL. Sono indicate, inoltre, le tensioni di uscita VOH e VOL.

Si riportano nella tabella 1 le caratteristiche più importanti delle diverse serie della famiglia logica TTL ricordando che:

L è la serie a basso consumo (Low power), ormai obsoleta;

S è la serie che impiega i veloci transistor Schottky;

LS è la serie che riunisce le due precedenti caratteristiche (Low power Schottky);

AS è la serie S tecnologicamente Avanzata;

ALS è la serie LS tecnologicamente Avanzata.

Tabella 1

Serie

Tp(ns)

PD(mW)

IOH(uA)

IOL(mA)

IIH(uA)

IIL(mA)

fmax(MHz)

54/74

10

10

400

16

40

1.6

35

54/74 L

30

1

200

3.6

10

0.18

3

54/74 S

3

20

1000

20

50

2

125

54/74 LS

10

2

400

8

20

0.4

45

54/74 AS

3

14

2000

20

20

0.5

200

54/74 ALS

5

1

400

8

20

0.1

50

 

3. Famiglia logica CMOS

I circuiti integrati appartenenti alla famiglia logica CMOS (Complementary MOS) utilizzano al loro interno transistor MOSFET  a canale N ed a canale P, quindi di tipo complementare.
La caratteristica fondamentale di un componente CMOS è la ridottissima potenza dissipata in condizioni statiche: circa 10nW per porta logica e un ampio intervallo di valori di tensione di alimentazione: da 3V a 15V.
In commercio sono disponibili diverse serie della famiglia logica CMOS che di seguito si elencano:

L'uso dei dispositivi CMOS impone l'osservanza di alcune regole:

I livelli di tensione da applicare in ingresso sono:

I valori di tensione compresi tra Vcc/3 e 2Vcc/3 individuano una zona di indeterminazione che è bene non utilizzare.

I livelli di tensione che si ottengono in uscita, in assenza di carico applicato, sono:

Le correnti di ingresso IIL e IIH sono praticamente nulle perchè l'ingresso dei transistor MOSFET presenta resistenza infinita.
Le correnti di uscita IOL e IOH dipendono dalla particolare serie CMOS utilizzata e comunque generalmente non superano il valore di alcuni milliampere.

4. Le moderne famiglie logiche

In questi ultimi anni si sono rese disponibili sul mercato numerose altre famiglie logiche molto più efficienti della classica TTL e della classica CMOS serie 4000 e serie 74C.

Le tecnologie utilizzate per queste nuove famiglie logiche sono ancora di tipo CMOS e di tipo BICMOS (transistor bipolari e CMOS) aventi, come caratteristiche particolarmente interessanti, un ridottissimo autoconsumo ed elevata frequenza di funzionamento. In particolare, si citano le famiglie logiche a bassa tensione di alimentazione (famiglie logiche Low Voltage), tipicamente a +3.3V, con elevati valori di corrente di carico e compatibili con i livelli logici delle famiglie alimentate a +5V.

In fig.2 si mostra un grafico che illustra la posizione occupata, dalle varie famiglie logiche, nel tipico ciclo di vita in cui si evidenzia una fase di introduzione, una di crescita, una di maturità, una di declino e l’ultima di obsolescenza.

La figura è tratta dalla documentazione fornita dalla Texas Instruments.

Dalla figura si nota che le nuove famiglie logiche hanno una tecnologia di tipo CMOS o BICMOS e sono a bassa tensione. Le sigle riportate hanno il seguente significato:

LV – Low Voltage CMOS.

ALV – Advanced Low Voltage CMOS

ABT – Advanced BICMOS Technology

Le cause che hanno spinto i costruttori a realizzare famiglie logiche alimentate con bassi valori di tensione sono sostanzialmente riassunte nei seguenti punti:

ciclo di vita  

Fig.2 Stato attuale delle famiglie logiche nel ciclo di vita.

Le caratteristiche elettriche delle famiglie logiche a bassa tensione di alimentazione sono sostanzialmente simili a quelle delle corrispondenti famiglie logiche alimentate a 5V. Se ne riportano alcune in tabella 2.

Tabella 2  

 

LV

LVC

ALVC

LVT

ALB

Vcc

2.7V..5.5V

2.7V..3.6V

2.3V..3.6V

2.3V..3.6V

3.0V..3.6V

Input Threshold Voltage

Vcc/2 typ=1.65V

Vcc/2 typ=1.65V

Vcc/2 typ=1.65V

1.4V

None

Output voltage

VOH

Vcc

Vcc

Vcc

Vcc

Vi-0.2V

VOL

0V

0V

0V

0V

Vi+0.2V

Output current

IOH

-8mA

-24mA

-24mA

-32mA

-25mA

IOL

8mA

24mA

24mA

64mA

25mA

Input and Output tolerate 5V

 

x

 

x

 

Power on demand

Not Needed

Not Needed

Not Needed

x

 

Bus Hold

 

LVCH

ALVCH

LVTH

 

Power-Uo-Tristate

     

LVTZ and LVTH

 

Maximum Static current 

IOH

20m A

20m A

40m A

190m A

5.6mA per buffer

IOZ

20m A

20m A

40m A

19m A

0.8mA

IOL

20m A

20m A

40m A

5mA

5.6mA per buffer

Typical propagation Delay

9.0 ns

4.0 ns

2.2 ns

2.4 ns

 

Maximum Propagation Delay

14.0 ns

6.5 ns

4.0 ns

3.9 ns

 

In fig.3 si riportano i livelli di tensione di ingresso, uscita e della soglia di commutazione delle famiglie logiche a bassa tensione e delle famiglie logiche a 5V TTL e CMOS.

 confronto famiglie logiche

Fig.3 Confronto dei livelli delle famiglie logiche a bassa tensione con quelli delle famiglie TTL e CMOS a 5V.

 
Tralasciando la descrizione delle altre caratteristiche elettriche e degli schemi interni, concludiamo questa nota riportando, nella successiva fig.4, un grafico che individua la posizione delle varie famiglie logiche in un piano avente per assi la corrente di alimentazione e il tempo di ritardo di propagazione. Una buona famiglia logica deve potersi collocare nelle immediate vicinanze dell'origine degli assi, posizione occupata dalle tecnologie ACL, BCT e ABT.

Si consideri, infine, che queste nuove famiglie logiche non contengono tutti i circuiti logici come la TTL; alcune sono specializzate come bus driver e quindi annoverano integrati con array di buffer invertenti o non invertenti con uscite tristate o array di flip-flop D anch'essi con uscita tristate.

 fig.4

Fig.4

5. Famiglia logica AHC

La famiglia logica CMOS ad alta velocità in tecnologia avanzata (AHC) è una delle ultime apparse sul mercato ed unisce alla bassa potenza dissipata, tipico della CMOS, una elevata velocità di funzionamento.
La famiglia logica AHC consiste di porte logiche elementari, di integrati della media scala e di dispositivi ottali (driver e flip-flop per collegamenti a bus a 8 bit).
La famiglia logica AHC è quasi tre volte più veloce della HC poichè il tipico tempo di ritardo di propagazione è di circa 5.2ns, presenta bassi valori di rumore, non presenta problemi di overshoot e di undershoot, dissipa una potenza  inferiore rispetto alla HC, presenta una capacità di carico di 8mA per Vcc=5V e 4mA per Vcc=3.3V.
Si mostra nella tabella 3 i valori del tempo di ritardo di propagazione di alcuni tipici dispositivi della famiglia logica AHC comfrontati con quelli della famiglia logica HC.

Tabella 3

Dispositivo SN74HC SN74HCT SN74AHC SN74AHCT
244 Buffer 13ns 15ns 5.8ns 5.4ns
245 Transceiver 15ns 14ns 5.8ns 4.5ns
373 Latch 15ns 20ns 5ns 5ns
374 Flip-flop 17ns 20ns 5.4ns 5ns

La potenza dissipata da un dispositivo CMOS dipende da tre fattori:

La potenza dissipata a riposo Pq dipende dalla tensione di alimentazione Vcc e dalla corrente Icc che scorre a riposo nel dispositivo. In formule si ha:

Pq = Vcc x Icc

Poichè Icc è molto bassa, Pq è spesso trascurabile.

La potenza dissipata in transitorio Pt dipende dalla corrente che fluisce nei transistor interni quando essi commutano da un livello logico all'altro. Durante questo tempo i due transistor dello stadio finale sono parzialmente in conduzione e ciò produce un piccolo spike di corrente che viene ripetuto, in un secondo, un numero di volte pari alla frequenza  fi di input. L'intensità di corrente dipende dalla tensione di alimentazione Vcc e la potenza dissipata, quindi, dal quadrato della corrente. La durata di ciascuno di questi spikes dipende anche dalla rapidità di commutazione dei transistor e quindi dalla capacità parassita Cpd (power dissipation capacitance). In formule si ha:

Pt = Cpd x Vcc2 x fi


La potenza dissipata capacitiva Pc dipende dalla carica e dalla scarica di capacità esterne CL e dipende dalla frequenza di commutazione fo secondo la formula:

Pc = CL x Vcc2 x fo