

SOMMATORI

DIEET


Università di Palermo

Elettronica digitale II

Giuseppe Caruso

1

HALF-ADDER



<i>A</i>	<i>B</i>	<i>S</i>	<i>C</i>
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$\begin{cases} S = A \oplus B \\ C = AB \end{cases}$$

DIEET


Università di Palermo

Elettronica digitale II


Giuseppe Caruso

2

FULL-ADDER



A	B	C _i	S	C _o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



DIEET

Università di Palermo

Electronica digitale II

Giuseppe Caruso

3


FULL-ADDER

A	B	C _i	S	C _o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

A	B	C _i	S	C _o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



$$\begin{cases} S = A \oplus B \oplus C = \overline{A}B\overline{C}_i + \overline{A}B C_i + A\overline{B}\overline{C}_i + A\overline{B} C_i \\ C_o = AC_i + BC_i + AB \end{cases}$$



DIEET

Università di Palermo


Electronica digitale II

Giuseppe Caruso

4

SEGNALI GENERATE (G), DELETE (D), E PROPAGATE (P)

A	B	C _i	S	C _o	
0	0	0	0	0	Delete
0	0	1	1	0	Delete
0	1	0	1	0	Propagate
0	1	1	0	1	Propagate
1	0	0	1	0	Propagate
1	0	1	0	1	Propagate
1	1	0	0	1	Generate
1	1	1	1	1	Generate



$$\begin{cases} S = S' \oplus C_i = P \oplus C_i \\ C_o = C' + C'' = G + PC_i \end{cases}$$

$$\begin{cases} D = \overline{AB} \\ G = AB \\ P = A \oplus B \end{cases}$$

D, G e P dipendono soltanto da A e B

DIEET

Università di Palermo

Electronica digitale II

Giuseppe Caruso

5

SEGNALI GENERATE (G), DELETE (D), E PROPAGATE (P)

$$S = A \oplus B \oplus C_i = P \oplus C_i$$

$$C_o = C_i(A + B) + AB = C_i(\overline{A}\overline{B} + \overline{A}B) + AB = C_iP + G$$

NOTA: Il segnale propagate P può anche essere definito come OR di A e B.

DIEET



Università di Palermo

Electronica digitale II

Giuseppe Caruso

6

SOMMATORE RIPPLE-CARRY



Nel caso peggiore:


$$t_{\text{adder}} = (N - 1)t_c + t_s$$

- ❑ t_{adder} è funzione lineare di N
- ❑ E' importante ridurre t_c


ESEMPIO # 1

$C_0 = 1$


Caso peggiore



ESEMPIO # 2



FULL-ADDER FCMOS




$$\begin{cases} S = A \oplus B \oplus C = \overline{A}B\overline{C}_i + \overline{A}BC_i + A\overline{B}\overline{C}_i + ABC_i \\ C_o = AC_i + BC_i + AB \end{cases}$$

	AB			
$C_i C_o$	00	01	11	10
00	0	1	d	1
01	d	d	0	d
11	d	0	1	0
10	1	d	d	d

A	B	C_i	S	C_o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S = ABC_i + \overline{C_o}(A + B + C_i)$$

FULL-ADDER FCMOS



$$C_o = C_i(A + B) + AB$$

$$S = ABC_i + \overline{C_o}(A + B + C_i)$$

DIEET


Università di Palermo

Electronica digitale II

Giuseppe Caruso

11

FULL-ADDER FCMOS



- Occorrono 28 transistor
- Molti PMOS in serie
- $C_0 = 2C_{diff} + 6C_{gate}$
- Il circuito del carry ha un invertitore in uscita
- $t_s > t_c$ (non è un problema)
- I transistori pilotati da C_i sono posti vicino all'uscita perché sono inseriti nei percorsi critici.

DIEET


Università di Palermo

Electronica digitale II

Giuseppe Caruso

12

PROPRIETA' INVERTENTE



A	B	C _i	S	C _o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$\bar{S}(A, B, C_i) = S(\bar{A}, \bar{B}, \bar{C}_i)$$

$$\bar{C}_o(A, B, C_i) = C_o(\bar{A}, \bar{B}, \bar{C}_i)$$

INGRESSO: ○ l'ingresso è complementato

USCITA: ○ l'uscita è ottenuta attraverso un invertitore

DIEET

Università di Palermo


Electronica digitale II

Giuseppe Caruso


13

PROPRIETA' INVERTENTE


Utilizzando la proprietà invertente è possibile eliminare tutti gli invertitori nella catena del carry.



Full adder senza invertitore nel circuito del carry



Full adder senza invertitore sia nel circuito del carry sia in quello della somma



DIEET

Università di Palermo


Electronica digitale II

Giuseppe Caruso

14

MIRROR ADDER

Semplificazione della rete di pull-up del circuito del carry



$$X = \overline{C_o} = \overline{AB} + \overline{AC_{in}} + \overline{BC_{in}} = \overline{AB} + \overline{C_{in}}(A + B)$$

DIEET

Università di Palermo


Electronica digitale II

Giuseppe Caruso

15

MIRROR ADDER

Semplificazione della rete di pull-up del circuito della somma



$$\overline{S} = (\overline{A} + \overline{B} + \overline{C_{in}})(\overline{X} + \overline{ABC_{in}})$$

$$\overline{S} = (\overline{A} + \overline{B} + \overline{C_{in}})\overline{X} + \overline{ABC_{in}}$$



DIEET

Università di Palermo

Electronica digitale II


Giuseppe Caruso

16



MIRROR ADDER

- I MOS del circuito del riporto devono essere ottimizzati per ottenere la massima velocità.
- I MOS del circuito della somma possono essere di dimensioni minime. Nel disegnare il layout della cella, l'obiettivo principale è quello di minimizzare la capacità del nodo \bar{C}_o .
- L'uscita del circuito del carry pilota due capacità di gate interne e sei capacità di gate del FA successive.
- Le dimensioni dei transistori del percorso del riporto vengono aumentate rispetto a quelle dei transistori del circuito della somma di tre o quattro volte.



DIEET


Università di Palermo

Electronica digitale II

Giuseppe Caruso

19

FULL ADDER IN LOGICA PASS TRANSISTOR



$$\begin{cases} G = AB \\ P = A \oplus B \end{cases}$$

$$\begin{cases} S = P \oplus C_i \\ C_o = G + P \cdot C_i \end{cases}$$

Si utilizzano multiplexer e porte XOR

DIEET

Università di Palermo

Electronica digitale II

Giuseppe Caruso



20

FULL ADDER IN LOGICA PASS TRANSISTOR

Generazione della **somma** e del **riporto**

$$S = P \oplus C_i$$

$$C_o = G + P \cdot C_i$$



$$\bar{S} = \bar{P} \cdot \bar{C}_i + P \cdot C_i$$


Se $P = A \oplus B = 0$, $A = B$.

$C_o = G \Rightarrow C_o = A$ (o B)

t_{carry} e t_{sum} sono uguali: questa caratteristica è utile, per esempio, nei moltiplicatori array


FULL ADDER IN LOGICA PASS TRANSISTOR

Generazione del segnale **propagate**




A	B	XOR	XNOR
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

FULL-ADDER IN LOGICA PASS TRANSISTOR




24 transistori

SOMMATORE MANCHESTER CARRY-CHAIN



SOMMATORE MANCHESTER CARRY-CHAIN

Implementazione statica del circuito di generazione del carry



DIEET

Università di Palermo


Electronica digitale II

Giuseppe Caruso

25

SOMMATORE MANCHESTER CARRY-CHAIN

Implementazione dinamica del circuito di generazione del carry



Il circuito genera il carry in forma negata

Il segnale *delete* non è necessario perché l'uscita è precaricata a V_{DD}

DIEET

Università di Palermo


Electronica digitale II

Giuseppe Caruso

26

SOMMATORE MANCHESTER CARRY-CHAIN

Implementazione dinamica della catena del riporto per $N = 4$



DIEET

Università di Palermo


Electronica digitale II

Giuseppe Caruso

27

SOMMATORE MANCHESTER CARRY-CHAIN

Calcolo del ritardo della catena del riporto relativo al caso peggiore



$$t_p = 0,69 \sum_{i=1}^N C_i \left(\sum_{j=1}^i R_j \right) = 0,69 \frac{N(N+1)}{2} RC$$

t_p è una funzione quadratica di N

$$t_p = 0,69 N \frac{M+1}{2} RC + \left(\frac{N}{M} - 1 \right) t_{buffer}$$

Aggiungendo un buffer ogni M stadi si rende t_p una funzione lineare di N

$$M_{opt} = \sqrt{\frac{2t_{buffer}}{0,69RC}}$$

Per le moderne tecnologie $M_{opt}=3+4$

DIEET

Università di Palermo

Electronica digitale II

Giuseppe Caruso

28

OTTIMIZZAZIONE DELL'ARCHITETTURA DI UN SOMMATORE

- ❑ Sommatore carry-bypass
- ❑ Sommatore linear carry-select
- ❑ Sommatore square-root carry-select

DIEET


Università di Palermo

Electronica digitale II

Giuseppe Caruso

29

SOMMATORE CARRY-BYPASS





DIEET

Università di Palermo


Electronica digitale II

Giuseppe Caruso

30



Esempio: caso particolare (16 bit)



$$T_{\text{CARRY}} = t_{\text{SETUP}} + 2 \cdot t_c + 2 \cdot t_{\text{MUX}}$$

$$T_{\text{SUM}} = t_{\text{SETUP}} + 4 \cdot t_c + 2 \cdot t_{\text{MUX}} + 2 \cdot t_c + t_s$$

DIEET

Università di Palermo

Electronica digitale II

Giuseppe Caruso

33

Scelta del valore ottimo di M

$$T_{\text{sum}} = t_{\text{setup}} + M t_c + \left(\frac{N}{M} - 1 \right) t_{\text{mux}} + (M - 1) t_c + t_s$$

$$\frac{d}{dM} (T_{\text{sum}}) = t_c - t_{\text{mux}} \frac{N}{M^2} + t_c = 0$$

$$M_{\text{opt}} = \sqrt{\frac{N t_{\text{mux}}}{2 t_c}}$$

Se $t_{\text{mux}} \cong t_c \rightarrow M_{\text{opt}} = \sqrt{\frac{N}{2}}$ (per $N = 16$, $M_{\text{opt}} = 3 \div 4$)

DIEET

Università di Palermo


Electronica digitale II

Giuseppe Caruso

34

SOMMATORE CARRY-BYPASS

Confronto tra i ritardi di un sommatore ripple-carry e di un sommatore carry-bypass



Per piccoli valori di N , il ritardo dei multiplexer rende il sommatore carry-bypass meno efficiente del sommatore ripple-carry

Supponiamo:

$$t_s = t_c = t_{mux} = t_{setup} = T$$

Se $N \gg M$


Carry-bypass

$$T_{sum} = 2MT + T(N/M)$$


Ripple carry

$$T_{sum} = NT$$

SOMMATORE LINEAR CARRY-SELECT



SOMMATORE LINEAR CARRY-SELECT



$$t_{add} = t_{setup} + Mt_c + \left(\frac{N}{M}\right)t_{mux} + t_s$$

$$t_{carry} = t_{setup} + Mt_c + \frac{N}{M}t_{mux}$$

DIEET


Università di Palermo

Electronica digitale II

Giuseppe Caruso

37

SOMMATORE LINEAR CARRY-SELECT



Supponiamo $t_{setup} = t_c = t_s = 1$

DIEET


Università di Palermo

Electronica digitale II

Giuseppe Caruso

38

SOMMATORE SQUARE-ROOT CARRY SELECT



DIEET

Università di Palermo

Electronica digitale II

Giuseppe Caruso

39

SOMMATORE SQUARE-ROOT CARRY SELECT

Calcolo del ritardo di propagazione

Supponiamo che ogni blocco contenga un bit in più del precedente

$$N = M + (M + 1) + (M + 2) + (M + 3) + \dots + (M + P - 1)$$

$$= MP + \frac{P(P-1)}{2} = \frac{P^2}{2} + P\left(M - \frac{1}{2}\right)$$

N : numero dei bit

P : numero dei blocchi

M : numero di bit nel primo blocco

Se $M \ll N$ (ad esempio $M=2$ e $N=64$) $\implies N \cong \frac{P^2}{2} \implies P \cong \sqrt{2N}$

$$t_{add} = t_{setup} + Mt_c + (\sqrt{2N})t_{mux} + t_s$$

DIEET


Università di Palermo

Electronica digitale II

Giuseppe Caruso

40

CONFRONTO TRA I RITARDI DEI SOMMATORI R.A., L.S. e SRS



DIEET

Università di Palermo

Electronica digitale II

Giuseppe Caruso

41