Dispositivo	***Specifiche***	***Porte***
PLA	*n* input	Ingressi negati AND + OR
	x AND programmabili a 2n ingressi	
	x prodotti	
	m output	
	m OR programmabili	
PLA	*n* input	Ingressi negati AND + OR
	x AND programmabili a 2n ingressi	
	x prodotti	
	m output	
	m OR fisse	
Decoder	*n* input	Ingressi negati AND
	e enable (*e*=1)	
	2^n output	
	2^n AND	
Encoder	2^n input	Ingressi negati AND + OR
	e enable (*e*=1)	
	n output	
	n OR	
Multiplexer	$2^{\cdot s}m$ input	Ingressi negati AND + OR
	s select	
	e enable (*e*=1)	
	m output (*m*=1)	
De- Multiplexer	*n* input (*n*=1)	Ingressi negati AND
	s select	
	e enable (*e*=1)	
	2^n output	
Three-State buffers	1 input	
	1 enable	
	1 output	
Transceiver	*n* input	Encoder + Decocer
	1 enable	
	1 direzione	
	n output	
Barrel shifter	*n* input	
	1 direzione	
	s numero di shift	
	n output	
ROM	*n* input (indirizzo)	Decoder + Multiplexer
	m output (dato)	