SHIFT REGISTER CD4014 - CD4015
|
|||
Scopo: Schema:
Funzionamento: Il CD4014 è uno shift register a 8 bit da parallelo a serie cioè acquisisce gli otto bit presenti sui pin di INPUT mediante il primo clock (attivo sul fronte di salita) in contemporanea allo stato alto 1 del pin 9 (PE= Preset Enable) poi PE deve andare a livello basso 0 e con altri successivi clock escono in forma seriale gli 8 bit acquisiti. Il CD4015 è uno shift register a 8 bit da serie a parallelo cioè imposta i pin OUT con gli stessi livelli dei bit entrati in forma seriale sul pin 7 dopo 8 clock (attivo sul fronte di salita). Per far avvenire quanto qui sopra esposto è necessario utilizzare delle porte NAND e un contatore CD4017 per il conteggio dei clock con reset finale. Alimentando il circuito il condensatore da 22 nF scarico tiene per un breve tempo a livello basso il pin 13 del NAND-D forzando la sua uscita pin 11 a livello alto che porta alto pure il pin 15 (MR) del 4017 che si azzera impostando le sue uscite tutte a livello 0 eccetto il pin 3 che va alto e servirà al 4014 per il preset PE. Il pin 11 del NAND-D si collega al pin 8 del NAND-C che assieme al pin 9 tenuto alto dalla 15K portano basso il pin 10 che tornando sul 12 del NAND-D basterà da solo anche se verrà a mancare lo 0 sul pin 13 a mantenere questo stato. Il livello basso 0 del pin 10 tiene basso pure il pin 2 del NAND-A bloccando il passaggio del CK IN e tenendo fisso il pin 3 del U1A alto a 1 come pure i pin 5 e 6 dell' U1B e pertanto CK1 a 0. Pigiando START la memoria Set-Reset U1C - U1D inverte il suo stato portando il pin 10 U1C alto cosi da liberare la porta U1A che manda avanti il CK IN. Va basso il CK2 e alto CK1 così essendo PE già alto il 4014 acquisisce (presetta) lo stato degli otto INPUT e il 4017 conta un clock. Alla prossima salita del CK1 sul pin 3 del 4014 esce lo stato logico entrato sul pin 1 mentre alla salita di CK sui pin 1-9 del 4015 uscirà sul pin 5 lo stato logico del bit entrato sul pin 7 (stato del bit 1 del 4014 uscito sul pin 3). Quando il 4017 ha ricevuto 9 clock manda alto il suo pin 11 che invertito dal transistore che si comporta come un NOT arriva sul pin 13 (RESET=STOP) di U1D che porta e mantiene a livello basso 0 il pin 10 di U1C che bloccherà la porta U1A e non potranno entrare altri clock. Pertanto solo gli otto bit del 4014 saranno passati nel 4015 e messi sui pin OUT. Scheda di lavoro
Devi saper rispondere alle seguenti domande:
Per cercare i DATA SHEET dei componenti Altre esperienze |
|||
Torna indietro | home |