DAC CON RETE A SCALA R-2R

 

Le soluzioni circuitali che realizzano una rete a scala (ladder) R-2R possono assumere topologie differenti. Consideriamo quella più diffusamente impiegata dai costruttori per la realizzazione dei DAC. che viene chiamata rete a scala invertita (inverted ladder). La struttura circuitale di un DAC con rete a scala invertita è riportata in figura 6.

Figura 6

Fig. 6 Struttura circuitale del DAC con rete a scala R-2R invertita

Questa topologia presenta due importanti caratteristiche.

  1. Ogni bit d’ingresso pilota la commutazione del deviatore corrispondente. Quando il generico bit è 0 il corrispondente deviatore è connesso all'ingresso non invertente, mentre quando lo stesso bit vale 1 il deviatore è collegato all'ingresso invertente. Si osservi che l'ingresso non invertente è a 0 V in quanto fisicamente a massa e quello invertente si trova a massa virtuale. Anche quest'ultimo. quindi, è al potenziale di O V. Pertanto, in entrambe le situazioni di commutazione il deviatore collega la corrispondente resistenza 2R a punti circuitalmente diversi ma aventi lo stesso potenziale di O V.

  2. La rete a scala è strutturata in modo tale che la resistenza equivalente che tale rete offre alla sinistra di ciascuno dei suoi nodi valga R, come mostrato in figura 6. Questa affermazione può essere verificata considerando il fatto che ogni resistenza 2R è inserita nella rete con un estremo collegato al corrispondente nodo della rete stessa e con l'altro estremo a massa, per quanto stabilito al punto 1. Consideriamo, quindi, il nodo N0. La resistenza equivalente è 2R//2R = R. Questa resistenza risulta in serie con la resistenza R, fornendo un equivalente pari a R + R = 2R. Tale resistenza è collegata tra il nodo N1 e massa. Di conseguenza essa risulta in parallelo all'altra resistenza 2R. L'equivalente di tale parallelo è ancora R. Questa struttura si ripete uguale in corrispondenza di ogni nodo. Il risultato finale, quindi, è esattamente quanto affermato inizialmente.

Tenendo presente le caratteristiche della rete a scala e la topologia del DAC, si osserva che la resistenza equivalente tra i] nodo Nn-1 e massa vale R. Ai capi ditale resistenza, quindi, risulta applicata la tensione VREF. Ne deriva che tale generatore eroga sempre la stessa corrente I qualunque sia la configurazione digitale d’ingresso L'espressione di questa corrente è:

I=VREF/R

(13)

Tra il nodo Nn-1 e il deviatore (cioè massa) è presente la resistenza 2R e tra lo stesso nodo e massa il resto della rete a scala è equivalente a una resistenza pari a 2R. Ciò significa che la corrente I si divide in parti uguali nei due rami che fanno capo al nodo Nn-1. In ciascuno di questi rami, quindi, fluisce la corrente I/2. Al nodo Nn-2 giunge la corrente I/2. Poiché a questo nodo la rete presenta le stesse caratteristiche offerte al nodo Nn-1 la corrente I/2 si divide ulteriormente in parti uguali assumendo il valore I/4 = 1/22. Ogni nodo della rete a scala presenta sempre le stesse caratteristiche e, di conseguenza, la corrente che fa capo a ciascun nodo si dimezza fornendo i risultati complessivi illustrati in figura 6. È possibile, quindi, ricavare l'espressione della corrente Ioutl in funzione del valore assunto dal generico bit della configurazione d’ingresso ottenendo:

Iout1= (I/2)Pn-1+(I/22)Pn-2+(I/23)Pn-3+...+(I/2n-1)P1+(I/2n)P0

cioè:

Iout1=I(Pn-1/2+Pn-2/22+ Pn-3/23+... +P1/2n-1+P0/2n)

Poiché l'operazionale è configurato come convertitore corrente tensione si ha vout=-RfIout1 Tenendo presente la 13, si conclude che:

vout=-(VREF/R) Rf(Pn-1/2+Pn-2/22+ Pn-3/23+... +P1/2n-1+P0/2n)

(14)

Questa relazione coincide con la 4. Il circuito esaminato, quindi, funziona come DAC. In particolare dalle 4, 5 e 7 si ricava:

VFS=-VREF(Rf/R)      ;     |Q|= (VREF/2n)(Rf/R)

voutMAX=-VREF(Rf/R)(1-1/2n)

(15)

Si tenga presente che:

Quanto esposto consente di comprendere le ragioni che inducono a preferire il DAC con rete a scala invertita rispetto ad altre soluzioni circuitali. Infatti:

  1. Nelle realizzazioni integrate la rete a scala, in genere, non pone problemi rispetto al numero elevato di valori altrimenti necessari per pesare correttamente i bit della parola di ingresso. La tecnologia dei circuiti integrati, inoltre, consente di tarare con elevata precisione il valore di componenti (anche se numerosi) il cui rapporto è costante. Tecnologicamente, infatti, risulta più precisa e affidabile la realizzazione di componenti i cui valori sono legati da rapporti costanti anziché l’integrazione di molti componenti di valore diverso.

  2. La corrente I erogata da VREF sempre costante in corrispondenza di qualsiasi combinazione di ingresso. Ciò garantisce un consumo di potenza praticamente costante e regolabile.

La corrente in ciascuna resistenza assume sempre lo stesso valore in corrispondenza di qualunque configurazione dell'ingresso. Ciò assicura una notevolissima riduzione dei transitori (che si verificherebbero durante la commutazione delle configurazioni d’ingresso se le correnti nei vari rami dovessero assumere intensità diverse al verificarsi di ciascuna di tali commutazioni) e del tempo di assestamento dell'uscita (sia nella fase di hold sia in quella di sample del modulo campionatore)

 

 PAGINA PRECEDENTE