ADC A DOPPIA RAMPA

La struttura di questo ADC è illustrata nella figura 8.

Fig. 8 Struttura dell'ADC a doppia rampa

Il suo funzionamento è il seguente:

• La logica di controllo inizializza il dispositivo scaricando il condensatore (mediante la chiusura di S₂) mantenendo aperto S₁ e resettando il contatore.

• Nell'istante t₁ la logica di controllo apre S₂ e mediante S₁ collega il campione V_in, all'ingresso dell'integratore invertente. A partire da questo istante, quindi, l'integratore elabora il campione V_in, che come sappiamo è una tensione costante e che, per la struttura in esame, deve essere anche positiva. Pertanto, come mostrato in figura 9, l'uscita V_out è una rampa decrescente in quanto risultato di una integrazione invertente di un segnale costante positivo. Poiché V_out è negativa, l'uscita del comparatore è a livello .ALTO. Questo livello abilita la porta AND e quindi il segnale di CLOCK può giungere al contatore che procede nel conteggio. Il conteggio si protrae fino al valore massimo consentito dal numero il di bit del contatore.

• Nell'istante t₂ il contatore raggiunge il conteggio massimo e si resetta. La commutazione da ALTO a BASSO del bit MSB del contatore si verifica solo in corrispondenza del Reset del contatore. Tale commutazione, pertanto, viene sfruttata dalla logica di controllo per far commutare S₁, deviandolo sulla tensione di riferimento V_REF, che è una tensione costante e negativa. In t₂, quindi, l'integratore, avendo in ingresso la tensione V_REF, origina una rampa crescente. Poiché la tensione sul condensatore, cioè V_out nell'istante t₂, ha raggiunto il valore V₂, ne deriva che la suddetta rampa crescente inizia esattamente da V₂. Poiché la rampa crescente si mantiene negativa, l'uscita del comparatore è ALTA e il CLOCK abilita un nuovo conteggio del contatore.

• Tale conteggio si protrae tino all'istante t₃ in corrispondenza del quale la tensione V_out raggiunge il valore 0. Nell'istante t₃, quindi, l'uscita del comparatore diventa BASSA e ciò provoca la commutazione a livello BASSO anche dell'uscita della porta AND. Il CLOCK, pertanto, non giunge più al contatore, il quale blocca il proprio conteggio.

• Il conteggio raggiunto dal contatore nell'istante t è il codice digitale corrispondente al valore del campione V_in. La commutazione da ALTO a BASSO di V_out può essere utilizzata come segnalazione di EOC in corrispondenza della quale la logica di controllo attiva LE memorizzando nei latch il conteggio raggiunto dal contatore nell'istante t₃.

Fig. 9 Temporizzazione di V_OUT relativa ad un campione

Verifichiamo ora che il valore del campione V_in è proporzionale al conteggio raggiunto dal contatore nell'istante t₃ e quindi che tale conteggio corrisponde al valore del suddetto campione.

Poiché V_out (t₃) = 0, è possibile esplicitare tale condizione ottenendo:

PoichéT₁=t₂-t₁ e T₂=t₃-t₂, dalla precedente equazione si ricava:

V_out= -1/RC ò_t1^t2V_in dt + 1/RC ò_t2^t1V_REF dt = 0

Poiché T₁=t₂-t₁ e T₂=t₃-t₂ dalla precedente equazione si ricava

-1/RC V_in T₁ + 1/RC V_REF T₂=0

da cui:

V_inT₁ = V_REFT₂

(9)

Gli intervalli T₁ e T₂ possono essere espressi in funzione del periodo T_CK del CLOCK, del numero n di bit del contatore e del conteggio raggiunto in t₃ ottenendo:

• T₁ = 2ⁿT_ck. Durante questo intervallo, infatti. il contatore realizza il conteggio a modulo pieno 2ⁿ.

• T₂ = NT_ck dove N il conteggio raggiunto dal contatore nell'istante t₃.

Pertanto, dalla 9 si ricava:

V_in = NV_REF/2ⁿ          N = 2ⁿ V_in /V_REF

(10)

Poiché V_REF e 2ⁿ sono costanti ne deriva che N e V_in sono proporzionali tra loro e quindi che il conteggio N può essere considerato il codice digitale equivalente all'ampiezza del campione V_in.

Fig. 10 Temporizzazione di V_OUT relativa a due campioni

Il processo descritto si ripete in corrispondenza di ogni nuovo campione V_in. La figura 10 confronta l'andamento della doppia rampa in corrispondenza di due diversi campioni V_in1 e V_in2 con V_in1 > V_in2

In base a quanto stabilito si comprende che:

• Durante T₁ la pendenza della rampa corrispondente a V_in1 è maggiore di quella della rampa corrispondente a V_in2 in quanto V_in1 > V_in2.

• Nell'istante t₂ la rampa di V_in1 raggiunge il valore V₁ mentre quella di V_in2 raggiunge il valore V₂ essendo V_in1 > V_in2

• Durante T₂ le rampe hanno sempre la stessa pendenza poiché in questo intervallo viene sempre integrata la tensione -V_REF. Per questo motivo l'istante t₃ dipende dal valore del campione e, come dimostrato in precedenza, il conteggio raggiunto dal contatore in questo istante è proporzionale al valore del suddetto campione.

Il corretto funzionamento di questo ADC prevede che il valore di ogni campione rispetti la condizione:

V_in <V_REF

(11)

Come stabilito dalla 10, il risultato fornito da questo ADC non dipende né dal periodo T_CK del CLOCK né dai valori di R e di C. Questo convertitore, però, non risulta molto veloce in quanto, per aumentare la pendenza delle rampe durante T₁ in modo che questo intervallo sia più breve, il condensatore C non può assumere valori troppo bassi, cioè dello stesso ordine di grandezza delle capacità parassite. Il tempo. di conversione, infatti, è nell'ordine dei millisecondi. Il convertitore a doppia rampa, inoltre, risulta fortemente immune al rumore soprattutto alle armoniche di frequenza pari a multipli interi di 1/T₁. Per tali ragioni questo ADC viene utilizzato nei processi di conversione in cui la velocità non costituisce un problema. L'ADC a doppia rampa trova largo impiego nei multimetri digitali.